Справка
x
Поиск
Закладки
Озвучить книгу
Изменить режим чтения
Изменить размер шрифта
Оглавление
Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.
Логическое проектирование и верификация систем на SystemVerilog
Часть IV. ДЕТАЛИ, ДЕТАЛИ, ДЕТАЛИ
Предыдущая страница
Следующая страница
Оглавление
Предисловие: об этой книге
Предисловие от издательства
Контекст: проектирование на уровне регистровых передач
Благодарности
Глава 1. Введение
Часть I. МОДЕЛИ УРОВНЯ РЕГИСТРОВЫХ ПЕРЕДАЧ
+
Часть II. АППАРАТНЫЕ ПОТОКИ
+
Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ
+
Часть IV. ДЕТАЛИ, ДЕТАЛИ, ДЕТАЛИ
-
Глава 11. Процедурные модели
Глава 12. Структурные модели
Глава 13. Массивы
Глава 14. Работа симулятора
Предметный указатель
Данный блок поддерживает скрол*