Справка
x
Поиск
Закладки
Озвучить книгу
Изменить режим чтения
Изменить размер шрифта
Оглавление
Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.
Логическое проектирование и верификация систем на SystemVerilog
Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ
Поставить закладку
Если Вы наш подписчик,то для того чтобы скопировать текст этой страницы в свой конспект,
используйте
просмотр в виде pdf
. Вам доступно 22 стр. из этой главы.
Для продолжения работы требуется
Регистрация
Предыдущая страница
Следующая страница
Оглавление
Предисловие: об этой книге
Предисловие от издательства
Контекст: проектирование на уровне регистровых передач
Благодарности
Глава 1. Введение
Часть I. МОДЕЛИ УРОВНЯ РЕГИСТРОВЫХ ПЕРЕДАЧ
+
Часть II. АППАРАТНЫЕ ПОТОКИ
+
Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ
-
Глава 7. Введение в тестовые окружения
Глава 8. Параллельные тестовые окружения
Глава 9. Утверждения и последовательности
Глава 10. Функциональное покрытие
Часть IV. ДЕТАЛИ, ДЕТАЛИ, ДЕТАЛИ
+
Предметный указатель
Данный блок поддерживает скрол*