Поиск
Закладки
Озвучивание недоступно Озвучить книгу
Изменить режим чтения
Изменить размер шрифта
Оглавление
Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.
Цифровая схемотехника и архитектура компьютера

Глава 3 Проектирование последовательной логики

Предыдущая страница

Следующая страница

Глава 3 Проектирование последовательной логики
На предыдущую главу Предыдущая глава
оглавление
Следующая глава На следующую главу

Оглавление

Глава 3 Проектирование последовательной логики-
3.1. Введение
3.2. Защелки и триггеры
3.2.1. RS-триггер
3.2.2. D-защелка
3.2.3. D-Триггер
3.2.4. Регистр
3.2.5. Триггер с функцией разрешения
3.2.6. Триггер с функцией сброса
3.2.7. Проектирование триггеров и защелок на транзисторном уровне
3.2.8. Общий обзор
3.3. Проектирование синхронных логических схем
3.3.1. Некоторые проблемные схемы
3.3.2. Синхронные последовательные схемы
3.3.3. Синхронные и асинхронные схемы
3.4. Конечные автоматы
3.4.1. Пример проектирования конечного автомата
3.4.2. Кодирование состояний
3.4.3. Автоматы Мура и Мили
3.4.4. Декомпозиция конечных автоматов
3.4.5. Восстановление конечных автоматов по электрической схеме
3.4.6. Обзор конечных автоматов
3.5. Синхронизация последовательных схем
3.5.1. Динамическая дисциплина
3.5.2. Временные характеристики системы
3.5.3. Расфазировка тактовых сигналов
3.5.4. Метастабильность
3.5.5. Синхронизаторы
3.5.6. Вычисление времени разрешения
3.6. Параллелизм
3.7. Резюме
Упражнения
Вопросы для собеседования
Данный блок поддерживает скрол*