Справка
x
Поиск
Закладки
Озвучить книгу
Изменить режим чтения
Изменить размер шрифта
Оглавление
Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.
ПЛИС фирмы Altera: элементная база, система проектирования и языки описания аппаратуры
ГЛАВА 3. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ AHDL
Предыдущая страница
Следующая страница
Оглавление
ВВЕДЕНИЕ
ГЛАВА 1. ЭЛЕМЕНТНАЯ БАЗА
+
ГЛАВА 2. СИСТЕМА ПРОЕКТИРОВАНИЯ MAX+PLUS II
+
ГЛАВА 3. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ AHDL
-
3.1. Общие сведения
3.2. Использование чисел и констант в языке AHDL
3.2.1. Использование чисел
3.2.2. Использование констант
3.3. Комбинационная логика
3.3.1. Реализация булевых выражений и уравнений
3.3.2. Объявление NODE (узел)
3.3.3. Определение групп
3.3.4. Реализация условной логики
3.3.5. Описание дешифраторов
3.3.6. Использование для переменных значений по умолчанию
3.3.7. Реализация логики с активным низким уровнем
3.3.8. Реализация двунаправленных выводов
3.4. Последовательностная логика
3.4.1. Объявление регистров
3.4.2. Объявление регистровых выходов
3.4.3. Создание счетчиков
3.5. Цифровые автоматы с памятью (state mashine)
3.5.1. Реализация цифровых автоматов (state machine)
3.5.2. Установка сигналов Clock, Reset и Enable
3.5.3. Задание выходных значений для состояний
3.5.4. Задание переходов между состояниями
3.5.5. Присвоение битов и значений в цифровом автомате
3.5.6. Цифровые автоматы с синхронными выходами
3.5.7. Цифровые автоматы с асинхронными выходами
3.5.8. Восстановление после неправильных состояний
3.6. Реализация иерархического проекта
3.6.1. Использование макрофункций системы MAX+PLUS II фирмы "Altera"
3.6.2. Создание и применение пользовательских макрофункций
3.6.3. Определение пользовательской макрофункции
3.6.4. Импорт и экспорт цифровых автоматов (state machine)
3.7. Управление синтезом
3.7.1. Реализация примитивов LCELL и SOFT
3.7.2. Значения констант по умолчанию
3.7.3. Присвоение битов и значений в цифровом формате
3.8. Элементы языка AHDL
3.8.1. Зарезервированные ключевые слова
3.8.2. Символы
3.8.3. Имена в кавычках и без кавычек
3.8.4. Группы
3.8.5. Числа в языке AHDL
3.8.6. Булевы выражения
3.8.7. Логические операторы
3.8.8. Выражения с оператором NOT
3.8.9. Выражения с операторами AND, NAND, OR, XOR, & XNOR
3.8.10. Арифметические операторы
3.8.11. Компараторы (операторы сравнения)
3.8.12. Приоритеты в булевых уравнениях
3.8.13. Примитивы
3.8.14. Порты
3.9. Синтаксис языка AHDL
3.9.1. Лексические элементы
3.9.2. Основные конструкции языка AHDL
3.9.3. Синтаксис объявления названия
3.9.4. Синтаксис оператора включения
3.9.5. Синтаксис задания константы
3.9.6. Синтаксис прототипа функции
3.9.7. Синтаксис оператора вариантов
3.9.8. Синтаксис секции подпроекта Subdesign
3.9.9. Синтаксис секции переменных
3.9.10. Синтаксис объявления цифрового автомата
3.9.11. Синтаксис объявления псевдонима цифрового автомата
3.9.12. Синтаксис логической секции
3.9.13. Синтаксис булевых уравнений
3.9.14. Синтаксис булевых уравнений управления
3.9.15. Синтаксис оператора CASE
3.9.16. Объявление по умолчанию
3.9.17. Синтаксис условного оператора IF
3.9.18. Синтаксис встроенных (in-line) ссылок на макрофункцию или примитив
3.9.19. Синтаксис объявления таблицы истинности
3.9.20. Синтаксис порта
3.9.21. Синтаксис группы
3.9.22. Синтаксические группы и списки
ГЛАВА 4. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VHDL
+
ГЛАВА 5. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VERILOG HDL
+
ГЛАВА 6. ПРИМЕРЫ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ С ИСПОЛЬЗОВАНИЕМ ЯЗЫКОВ ОПИСАНИЯ АППАРАТУРЫ VHDL И VERILOG
+
ГЛАВА 7. ПРИМЕРЫ РЕАЛИЗАЦИИ АЛГОРИТМОВ ЦОС НА ПЛИС
+
Приложение 1. Система проектирования Quartus
Приложение 2. Интерфейсы передачи данных и сопряжение устройств
Приложение 3. Практические рекомендации по разработке печатных плат
Литература
Данный блок поддерживает скрол*