АвторыПоляков А.К.
Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС
ИздательствоМЭИ
Тип изданияучебное пособие
Год издания2017
Скопировать биб. запись
Для каталогаПоляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС : учебное пособие / Поляков А. К. - Москва : Издательский дом МЭИ, 2017. - ISBN 978-5-383-01203-1. - Текст : электронный // ЭБС "Консультант студента" : [сайт]. - URL : https://www.studentlibrary.ru/book/ISBN9785383012031.html (дата обращения: 20.11.2024). - Режим доступа : по подписке.
АннотацияВ настоящем пособии содержится материал по современным методам проектирования цифровых систем на базе программируемых логических схем (ПЛИС) с использованием языков описания аппаратуры HDL - VHDL и VERILOG. Рассмотрены основы проектирования синхронных схем, схемотехники ПЛИС, систем автоматизации проектирования и моделирования цифровой аппаратуры. Представлены основные элементы синтаксиса и семантики обоих языков, особенности структурных и функциональных описаний аппаратуры, специфика синтезабельных описаний. Особое внимание уделено рассмотрению общих элементов HDL и примерам их использования. Настоящее электронное издание подготовлено на основе одноименного печатного издания, вышедшего в Издательском доме МЭИ в 2012 году. Пособие предназначено для студентов, обучающихся по направлению "Информатика и вычислительная техника".