Справка
x
Поиск
Закладки
Озвучить книгу
Изменить режим чтения
Изменить размер шрифта
Оглавление
Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.
Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Глава 1. HDL - взгляд схемотехника и взгляд программиста
Поставить закладку
1.1. HDL - взгляд разработчика аппаратуры
1.1.1. Отображаемые аспекты
Если Вы наш подписчик,то для того чтобы скопировать текст этой страницы в свой конспект,
используйте
просмотр в виде pdf
. Вам доступно 5 стр. из этой главы.
Для продолжения работы требуется
Registration
Предыдущая страница
Следующая страница
Table of contents
Предисловие. Языки VHDL и VERILOG
Введение. HDL - исторический экскурс и перспективы
Глава 1. HDL - взгляд схемотехника и взгляд программиста
-
1.1. HDL - взгляд разработчика аппаратуры
1.1.1. Отображаемые аспекты
1.1.2. Интерфейс объекта проекта
1.1.3. Описание структуры объекта проекта
1.1.4. Связь имен компонентов и объекта проекта
1.1.5. Поведение объекта проекта
1.1.6. Разнообразие стилей описаний архитектур
1.2. HDL - взгляд программиста
1.2.1. Лексические элементы HDL
1.2.2. Данные (объекты): типы и виды
1.2.3. Операции и выражения
1.2.4. Операторы
1.2.5. Механизм расширения языка
1.2.6. Область видимости данных
1.2.7. Модули и библиотеки проекта
Глава 2. Базовые понятия HDL - процессы, задержки, алфавит
+
Глава 3. Способы HDL-описаний простых узлов
+
Глава 4. Функциональная верификация HDL-описаний
+
Глава 5. Синтезабельность HDL-описаний
+
Глава 6. Реализация шифроалгоритма RC4 на ПЛИС
+
Глава 7. Функциональная модель микросхемы двухпортовой синхронной памяти
+
Приложение 1. Краткий справочник по языку VHDL
+
Приложение 2. VERILOG - краткий справочник
+
Используемые сокращения
Интернет-ресурсы
Список литературы
Данный блок поддерживает скрол*