Справка
x
Поиск
Закладки
Озвучить книгу
Изменить режим чтения
Изменить размер шрифта
Оглавление
Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.
Логическое проектирование и верификация систем на SystemVerilog
Часть I. МОДЕЛИ УРОВНЯ РЕГИСТРОВЫХ ПЕРЕДАЧ
Предыдущая страница
Следующая страница
Table of contents
Предисловие: об этой книге
Предисловие от издательства
Контекст: проектирование на уровне регистровых передач
Благодарности
Глава 1. Введение
Часть I. МОДЕЛИ УРОВНЯ РЕГИСТРОВЫХ ПЕРЕДАЧ
-
Глава 2. Комбинационные схемы
Глава 3. Конечные автоматы
Глава 4. Предположение о синхронности
Часть II. АППАРАТНЫЕ ПОТОКИ
+
Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ
+
Часть IV. ДЕТАЛИ, ДЕТАЛИ, ДЕТАЛИ
+
Предметный указатель
Данный блок поддерживает скрол*