АвторыА.К. Поляков
Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС
ИздательствоМЭИ
Тип изданияучебное пособие
Год издания2012
Скопировать биб. запись
Для каталогаПоляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС : учебное пособие / А. К. Поляков. - Москва : Издательский дом МЭИ, 2012. - 220 с. - ISBN 978-5-383-00773-0. - Текст : электронный // ЭБС "Консультант студента" : [сайт]. - URL : https://www.studentlibrary.ru/book/ISBN9785383007730.html (дата обращения: 16.11.2024). - Режим доступа : по подписке.
АннотацияВ настоящем пособии содержится материал по современным методам проектирования цифровых систем на базе программируемых логических схем (ПЛИС) с использованием языков описания аппаратуры HDL - VHDL и VERILOG. Рассмотрены основы проектирования синхронных схем, схемотехники ПЛИС, систем автоматизации проектирования и моделирования цифровой аппаратуры. Представлены основные элементы синтаксиса и семантики обоих языков, особенности структурных и функциональных описаний аппаратуры, специфика синтезабельных описаний. Особое внимание уделено рассмотрению общих элементов HDL и примерам их использования. Пособие предназначено для студентов, обучающихся по направлению "Информатика и вычислительная техника".